通知公告

鄭重聲明:深圳鵬芯集成電路在深圳僅龍華鎮明珠商務大廈一家,無任何分公司,我公司只認可鵬芯公司賬號,如果客戶有匯入他人賬號均與我公司無關,后果自負。如果有他人員冒充本公司名義與客戶簽訂合同,我公司將追究其法律責任!如果有其他QQ聯系客戶請認真鑒定,客戶可以撥打本公司官網座機電話與我們確認。STM32F103系列   STM32F101系列IC解密,STM8 系列IC解密,STC10系列   STC11系列   STC12系列IC解密,STC15系列IC解密全系列都可解密。時間只要三天,保證百分百一次性成功。 已成功為多名客戶芯片解密、有需要的可電話或QQ聯系鵬芯!

當前位置:IC解密> 樣機制作 > 瀏覽正文

PCB布線要點準則

PCB布線要點準則
一、電路板設計步驟
  一般而言,設計電路板最基本的過程可以分為三大步驟。
  (1). 電路原理圖的設計:電路原理圖的設計主要是PROTEL099的原理圖設計系統(Advanced Schematic)來繪制一張電路原理圖。在這一過程中,要充分利用PROTEL99所提供的各種原理圖繪圖工具、各種編輯功能,來實現我們的目的,即得到一張正確、精美的電路原理圖。
  (2). 產生網絡表:網絡表是電路原理圖設計(SCH)與印制電路板設計(PCB)之間的一座橋梁,它是電路板自動的靈魂。網絡表可以從電路原理圖中獲得,也可從印制電路板中提取出來。
  (3). 印制電路板的設計:印制電路板的設計主要是針對PROTEL99的另外一個重要的部分PCB而言的,在這個過程中,我們借助PROTEL99提供的強大功能實現電路板的版面設計,完成高難度的等工作。
  二、繪制簡單電路圖
  2.1 原理圖設計過程原理圖的設計可按下面過程來完成。
 。1)設計圖紙大小 Protel 99/ Schematic后,首先要構思好零件圖,設計好圖紙大小。圖紙大小是根據電路圖的規模和復雜程度而定的,設置合適的圖紙大小是設計好原理圖的第一步。
 。2)設置Protel 99/Schematic設計環境 設置Protel 99/Schematic設計環境,包括設置格點大小和類型,光標類型等等,大多數參數也可以使用系統默認值。
 。3)旋轉零件 用戶根據電路圖的需要,將零件從零件庫里取出放置到圖紙上,并對放置零件的序號、零件封裝進行定義和設定等工作。
 。4)有原理圖布線 利用Protel 99/Schematic提供的各種工具,將圖紙上的元件用具有電氣意義的導線、符號連接起來,構成一個完整的原理圖。
 。5)調整線路 將初步繪制好的電路圖作進一步的調整和修改,使得原理圖更加美觀。
 。6)報表輸出 通過Protel 99/Schematic提供的各種報表工具生成各種報表,其中最重要的報表是網絡表,通過網絡表為后續的電路板設計作準備。
 。7)文件保存及打印輸出 最后的步驟是文件保存及打印輸出。
  單片機控制板的設計原則需要遵循的原則如下:
 。1) 在元器件的布局方面,應該把相互有關的元件盡量放得*近一些,例如,時鐘發生器、晶振、CPU的時鐘輸入端都易產生噪聲,在放置的時候應把它們近些。對于那些易產生噪聲的器件、小電流電路、大電流電路開關電路等,應盡量使其遠離單片機的邏輯控制電路和存儲電路(ROM、RAM),如果可能的話,可以將這些電路另外制成電路板,這樣有利于抗干擾,提高電路工作的可*性。
 。2) 盡量在關鍵元件,如ROM、RAM等芯片旁邊安裝去耦電容。實際上,印制電路板走線、引腳連線和接線等都可能含有較大的電感效應。大的電感可能會在Vcc走線上引起嚴重的開關噪聲尖峰。防止Vcc走線上開關噪聲尖峰的唯一方法,是在VCC與電源地之間安放一個0.1uF的電子去耦電容。如果電路板上使用的是表面貼裝元件,可以用片狀電容直接緊*著元件,在 Vcc引腳上固定。最好是使用瓷片電容,這是因為這種電容具有較低的靜電損耗(ESL)和高頻阻抗,另外這種電容溫度和時間上的介質穩定性也很不錯。盡量不要使用鉭電容,因為在高頻下它的阻抗較高。在安放去耦電容時需要注意以下幾點:
  在印制電路板的電源輸入端跨接100uF左右的電解電容,如果體積允許的話,電容量大一些則更好。原則上每個集成電路芯片的旁邊都需要放置一個0.01uF的瓷片電容,如果電路板的空隙太小而放置不下時,可以每10個芯片左右放置一個1~10的鉭電容。對于抗干擾能力弱、關斷時電流變化大的元件和RAM、ROM等存儲元件,應該在電源線(Vcc)和地線之間接入去耦電容。電容的引線不要太長,特別是高頻旁路電容不能帶引線。
 。3) 在單片機控制系統中,地線的種類有很多,有系統地、屏蔽地、邏輯地、模擬地等,地線是否布局合理,將決定電路板的抗干擾能力。在設計地線和接地點的時候,應該考慮以下問題:
  邏輯地和模擬地要分開布線,不能合用,將它們各自的地線分別與相應的電源地線相連。在設計時,模擬地線應盡量加粗,而且盡量加大引出端的接地面積。一般來講,對于輸入輸出的模擬信號,與單片機電路之間最好通過光耦進行隔離。在設計邏輯電路的印制電路板時,其地線應構成閉環形式,提高電路的抗干擾能力。地線應盡量的粗。如果地線很細的話,則地線電阻將會較大,造成接地電位隨電流的變化而變化,致使信號電平不穩,導致電路的抗干擾能力下降。在布線空間允許的情況下,要保證主要地線的寬度至少在2~3mm以上,元件引腳上的接地線應該在1.5mm左右。
分享到:

【 字體: 】【打印此頁】 【返回】【頂部】【關閉

亚洲综合色图偷拍第一页